전원 설계 기술 정보 사이트

기술 자료 다운로드

2021.12.08 시뮬레이션

PFC 회로 : 게이트 저항의 변경

PFC 회로의 최적화

PFC 회로 : 게이트 저항의 변경

실제 회로 설계에 있어서 노이즈의 저감은 큰 과제입니다. 일반적으로 스위칭 소자의 게이트 저항을 크게 하면 노이즈는 억제할 수 있지만, 트레이드 오프 관계에 따라 효율이 저하 (손실이 증가)되므로, 밸런스를 고려하여 게이트 저항치를 설정하는 것이 매우 중요합니다. 여기에서는 스위칭 소자의 손실을 원하는 값 이하로 억제할 경우에 해당하는 최대 게이트 저항 RG를 검토해보겠습니다. 노이즈에 대해서는 실제 기기에서의 평가가 필요하므로, 여기에서는 생략하겠습니다.

회로 예

회로는 Power Device Solution Circuit / AC-DC PFC 일람의 시뮬레이션 회로 「A-5. PFC CCM 2-Phase Vin=200V Iin=5A」를 예로 들겠습니다 (그림 13 참조). 상세 회로도 확인은 여기를 클릭하여 주십시오.

본 예에서는 그림 13의 Low-side 스위칭 소자인 SiC MOSFET SCT2450KE의 손실을 5W 이하로 억제하면서, 노이즈 대책으로서 게이트 저항 RG를 얼마나 크게 할 수 있는지, 시뮬레이션을 이용하여 검토해보겠습니다.


그림 13:PFC 시뮬레이션 회로 「A-5. PFC CCM 2-Phase Vin=200V Iin=5A」

게이트 저항과 손실의 관계

그림 14는 SiC MOSFET Turn-on 시의 손실, 드레인 전류 ID, 드레인 – 소스 전압 VDS, 게이트 전압 VGS의 관계를 나타낸 것입니다. 이 스위칭 손실이 발생하는 구간 t1 및 t2는 하기 식으로 나타낼 수 있습니다.

이러한 식을 바탕으로, 스위칭 손실이 발생하는 구간 t1, t2는 RG에 비례하는 것을 알 수 있습니다. 또한, 이때 ID 및 VDS는 거의 직선적으로 변동하므로, 손실도 RG에 비례한다고 생각할 수 있습니다.


그림 14: Turn-on 시의 손실, ID, VDS, VGS의 관계

게이트 저항의 조정

그림 15는 RG의 변화에 따른 SiC MOSFET의 손실 시뮬레이션 결과입니다. 알기 쉽도록 소스용과 싱크용 저항치는 등배율로 변화시켰습니다.


그림 15 : RG의 변화에 따른 SiC MOSFET의 손실 시뮬레이션 결과

시뮬레이션 결과, 도통 손실은 RG의 영향을 받지 않으므로 일정하고, 스위칭 손실은 「게이트 저항과 손실의 관계」에서 설명한 바와 같이 RG 값에 비례하는 것을 알 수 있습니다. 또한, 손실을 5W 이하로 억제하기 위해서는 RG의 배율을 초기치의 9배 이하, 즉 RG (SOURCE)=45Ω 이하, RG (SINK)=18Ω 이하로 설정하면 된다는 것을 알 수 있습니다.

키 포인트

・스위칭 소자의 게이트 저항을 크게 하면 노이즈는 억제할 수 있지만, 트레이드 오프 관계에 따라 효율이 저하되므로, 밸런스를 고려하여 게이트 저항치를 설정하는 것이 매우 중요하다.

・스위칭 소자의 손실을 원하는 값 이하로 억제할 경우에 해당하는 최대 게이트 저항 RG를 시뮬레이션을 이용하여 검토한다.

기술 자료 다운로드