전원 설계 기술 정보 사이트

기술 자료 다운로드

2021.10.27 열 설계

열 저항 데이터 : 실제의 데이터 예

전자기기의 반도체 부품 열 설계

지난 편에서는 열 저항 데이터와 관련된 JEDEC 규격 및 측정 환경 등에 대해 설명했습니다. 이번에는 실제의 열 저항 데이터를 예로 들어 설명하겠습니다.

실제의 열 저항 데이터 예

대부분의 경우 IC의 데이터시트에는 해당 IC의 열 저항에 관한 정보가 제시되어 있습니다. 단, IC의 종류에 따라 관련 정보에 차이가 있습니다. 예를 들어 신호 처리를 목적으로 하는 저소비전력 OP Amp의 경우와, 전력 공급을 목적으로 하고 열 설계가 중요한 전압 레귤레이터의 경우, 제시되어 있는 열 저항의 종류 및 설정에는 다소 차이가 있습니다. 또한, IC 메이커에 따라서도 내용에 차이가 있습니다.

하기는 일례로서, 500mA 출력 LDO 리니어 레귤레이터의 데이터시트에 게재되어 있는 열 저항 관련 정보입니다.

이 IC에는 2종류의 패키지가 구비되어 있으므로, 각 패키지 (TO263-5, TO252-J5)의 열 저항이 제시되어 있습니다. 참고로, 두가지 모두 FIN이 탑재된 파워계 5Pin 표면 실장 패키지입니다.

그럼 기재 내용을 확인해 보겠습니다. Note 1에 따르면, 이 열 저항 데이터는 지난 편에서 설명한 JESD51-2A (Still-Air)에 준거하고 있습니다. (적색 테두리)

제공되는 열 저항은 하기의 2종류입니다.

 ・Junction – 주위 온도의 열 저항 : θJA (℃/W)
 ・Junction – 패키지 상면 중심의 열 특성 파라미터 : ΨJT (℃/W)

또한, 각 열 저항은 1층 기판에 실장한 경우와, 4층 기판에 실장한 경우의 2가지 기판 조건에 해당하는 수치가 제시되어 있습니다. 1층 기판은 JESD51-3에 준거한 기판이며 (Note 3), 4층 기판은 JESD51-5 및 7에 준거한 기판입니다 (Note 4). 각 기판의 조건은 표에 기재되어 있습니다.

열 저항과 실장 기판의 관계

앞서 제시한 예에서는, 열 저항의 조건으로 JESD51 규정의 실장 기판 조건이 명시되어 있습니다. 이는 열 저항이 IC의 패키지만으로 결정되는 것이 아니라, 실장하는 기판의 조건이 크게 영향을 미친다는 것을 의미합니다. 최근에는 표면 실장 패키지가 매우 많이 이용되고 있으므로, IC의 열 저항뿐만 아니라, 실장하는 기판에 의한 방열 (열 저항의 저감)을 필수적으로 고려해야 합니다. 패키지만의 열 저항으로 열 계산을 실시하는 것은 현실적이지 않습니다.

오른쪽 그래프는 각 열 저항 (θJA, ΨJT)과 방열용 동박 면적과의 관계를 나타낸 것입니다. 측정에 사용한 패키지는 이면 방열 FIN이 탑재된 8Pin SOP 타입으로, 동박 면적이 15.7mm2에서 1200mm2까지의 데이터입니다. 기타 요소로서 기판 층수 및 재료, 동박 두께 등이 있으며, 본 그래프는 이러한 기타 요소가 모두 동일한 경우의 동박 면적과 열 저항의 관계를 이미지로 나타낸 그래프입니다.

본 예에서는 IC의 Junction (칩)에서 실장 기판을 통해 주위 (대기)로 전달되는 열 저항 θJA와 동박 면적의 관계가 현저하게 나타납니다. 실제로는 사용 조건에서 Tjmax를 초과하지 않도록 방열에 필요한 (적절한 θJA가 되는) 동박 면적을 확보해야 합니다.
반대의 의미로, 제시되어 있는 열 저항의 조건이 명시되어 있지 않은 경우에는, 반드시 조건을 확인해야 합니다. 상기 예의 수치가 나타내는 바와 같이, 조건에 따라 열 저항이 크게 달라지기 때문입니다.

키 포인트

・IC의 데이터시트 등에는 일반적으로 열 저항 데이터가 제시되어 있지만, IC의 종류나 메이커에 따라 내용에 차이가 있다.

・열 저항은 실장 기판 조건에 따라 크게 달라지므로, 측정 조건은 반드시 확인한다.

기술 자료 다운로드