SiC MOSFET : 게이트 – 소스 전압의 서지 억제 방법 : 정리

키 포인트

・전원이나 전력 라인의 스위칭 어플리케이션으로서 최근 채용이 가속화되고 있는 SiC MOSFET는, 자체의 패키지나 주변 회로 배선 인덕턴스의 영향을 무시할 수 없을 정도로 고속 동작한다.

・따라서, 특히 게이트 – 소스 전압에는 예상치못한 서지가 발생하는 경우가 있으므로 이에 대한 대책이 필요하다.

키 포인트

・게이트 – 소스 전압 (V_GS)의 플러스 서지는 스위칭 측 및 비스위칭 측에서 모두 발생하지만, 특히 문제가 되는 것은 LS Turn-on 시 비스위칭 측 (HS)에서 발생하는 플러스 서지이다.

・기본적으로 다른 서지를 포함한 서지 억제 대책이 필요하므로, 서지 억제 회로를 추가해야 한다.

키 포인트

・게이트 – 소스 전압의 정전압 서지 대책을 통해, LS ON 시의 HS Self Turn-on을 방지한다.

・대책 방법으로서, 각 회로에 적합한 대책 회로를 추가한다.

・밀러 클램프를 통한 억제는, 게이트 구동 IC에 해당 제어 기능이 탑재되어 있지 않은 경우에는 사용이 곤란하다.

・밀러 클램프의 대체안으로서, Self Turn-on 억제 콘덴서를 추가하는 방법을 사용할 수 있다.

키 포인트

・게이트 – 소스 전압의 부전압 서지 대책을 통해, LS ON 시의 HS Self Turn-on을 방지한다.

・대책 방법으로서, 각 회로에 적합한 대책 회로를 추가한다.

・밀러 클램프를 통한 억제는, 게이트 구동 IC에 해당 제어 기능이 탑재되어 있지 않은 경우에는 사용이 곤란하다.

・밀러 클램프의 대체안으로서, 플러스 서지와의 균형을 고려하여, 클램프용 쇼트키 배리어 다이오드와 Self Turn-on 억제 콘덴서를 병용함으로써, 최적화를 도모한다.

키 포인트

・서지 억제 회로의 기판 레이아웃 시에는, 대전류가 고속으로 스위칭하는 것을 고려한다.

・기생 용량, 인덕턴스, 저항을 최소한으로 한다.

・리턴 선의 루프는 최소한으로 억제하여 EMI에 대처한다.