2023.04.26
키 포인트
・드라이버 소스 단자가 있는 TO-247-4L 및 TO-263-7L 패키지의 SiC MOSFET와, 드라이버 소스 단자가 없는 TO-247N 패키지 제품은 Turn-on 및 Turn-off 시 모두 게이트 – 소스 전압의 동작이 달라진다.
・게이트 – 소스 전압의 서지 대책을 확실하게 실시하기 위해서는 각각의 동작을 충분히 이해해야 한다.
드라이버 소스 단자가 있는 패키지의 SiC MOSFET와 드라이버 소스 단자가 없는 패키지의 SiC MOSFET는 브릿지 구성 시 게이트 – 소스 전압의 동작이 달라집니다. 지난 편에서는 LS (Low-side) SiC MOSFET가 Turn-on하는 경우의 동작에 대해 설명했습니다. 이번에는 LS SiC MOSFET가 Turn-off하는 경우의 동작에 대해 설명하겠습니다.
브릿지 구성에서 드라이버 소스 단자가 있는 패키지의 SiC MOSFET LS가 Turn-off하는 경우의 동작에 대해 지난 편과 마찬가지로 드라이버 소스 단자가 없는 TO-247N과의 차이점을 중심으로 설명하겠습니다.
하기 파형도는 Turn-off 시의 각 스위칭 파형으로, 왼쪽이 드라이버 소스 단자가 없는 TO-247N 패키지 제품, 오른쪽이 드라이버 소스 단자가 있는 TO-247-4L 패키지 제품입니다. 각각의 가로축은 시간을 나타내며, 시간 영역 Tk (k=3~7)의 정의는 파형도 아래에 정리하였습니다. 그리고, 오른쪽 아래 회로도에는 TO-247-4L 패키지 제품의 브릿지 회로에서의 게이트 단자 전류를 표시하였습니다. 파형도 및 회로도에는 각각의 시간 영역에서 발생하는 현상을 (IV)~(VII)로 표시하였습니다. 현상 (VII)은 구간 T5가 종료된 직후에 발생합니다.
드라이버 소스 단자가 없는
TO-247N 패키지 제품
드라이버 소스 단자가 있는
TO-247-4L 패키지 제품
브릿지 구성에서 LS SiC MOSFET Turn-off 시의 각 스위칭 파형
<시간 영역 Tk의 정의>
TO-247-4L : LS Turn-off 시의 게이트 단자 전류
파형도를 비교하면, TO-247-4L의 현상 (VI)과 (VII)이 TO-247N과 다르다는 것을 알 수 있습니다.
현상 (VI)은 Turn-on 시와 마찬가지로 ID가 변화하는 타이밍이며, HS의 ID_HS가 급격하게 증가함에 따라, Body Di의 VF_HS가 급격하게 상승합니다 (앞에서 게재한 파형도의 점선 원 부분). 따라서, dVF_HS/dt에 의한 전류 ICGD가 다시 흘러 마이너스 서지가 발생합니다.
오른쪽 그림은 Turn-off 시의 스위칭 측 (LS)과 프리휠링 측 (HS)의 VDS 파형입니다. Turn-on 시와 마찬가지로 HS의 VDS_HS는, 본래의 dVDS_HS/dt (구간 T4)가 완료된 후 ID 변화 시 (구간 T5)에 마이너스 측으로 변화하여, dVF_HS/dt가 발생하는 것을 알 수 있습니다.
TO-247-4와 TO-247-4L의
Turn-off 시 VDS 파형 비교
현상 (VII)은, 구간 T5가 완료되어 ID_HS의 변화가 멈추면, dVF_HS/dt가 소멸하여 게이트 단자로 유입되는 ICGD가 흐르지 않게 되고, ICGD의 전류 경로에 존재하는 배선 인덕턴스에 축적된 에너지로 인해 발생하는 전압이 게이트 – 소스 사이에 플러스 서지로서 관측되는 것입니다. 이러한 플러스 서지도 TO-247N의 경우에는 거의 관측되지 않습니다.
TO-247N의 Turn-off 동작에 대한 자세한 내용은 Tech Web SiC 파워 디바이스 기초 지식 「Low-side 스위치 Turn-off 시의 게이트 – 소스 전압 동작」이나 어플리케이션 노트 「브릿지 구성에서의 게이트 – 소스 전압 동작 : Turn-off 시 게이트 신호의 동작」 부분을 참조하여 주십시오.
다음은 TO-247-4L Turn-off 시의 VGS 파형으로, 서지 대책의 유무에 따라 비교한 것입니다. Turn-on 시와 마찬가지로 서지 대책을 실시하지 않은 경우 (Non-Protected)는 지금까지 설명한 바와 같이 서지가 발생합니다. 서지 대책을 실시한 경우 (Protected)에는, VGS 서지가 억제되는 것을 알 수 있습니다.
이러한 서지를 억제하기 위해서는, 지난 편과 이번 편에서 설명한 게이트 – 소스 전압의 동작을 이해함과 동시에, 대책으로서 SiC MOSFET에 가깝게 서지 억제 회로를 접속하는 것이 필수입니다.
TO-247-4L Turn-off 시의 VGS 파형
(대책 유무)
상세 내용은 어플리케이션 노트 「게이트 – 소스 전압의 서지 억제 방법」이나, Tech Web 기초 지식 SiC 파워 디바이스의 「SiC MOSFET:게이트 – 소스 전압의 서지 억제 방법」을 참조하여 주십시오.
로옴이 주최하는 세미나의 배포 자료입니다. 파워 제품의 소형화, 저소비전력화, 고효율화에 큰 가능성을 가진 실리콘 카바이드 (SiC)의 특성 기본, 다이오드, 트랜지스터로서의 사용 방법과 활용 사례를 게재하고 있습니다.