전원 시퀀스 사양 ① : 회로와 정수 계산 예

지금까지 전원 시퀀스 사양 ①의 「전원 투입 시의 시퀀스 동작」과 「전원 차단 시의 시퀀스 동작」에 대해 설명했습니다. 이번에는 이를 실현하는 실제의 회로 예와 각 설정을 위한 정수 계산에 대해 설명하겠습니다.

전원 시퀀스 사양 ① : 실제의 회로와 정수 계산 예

하기 그림은 전원 시퀀스를 실현하는 회로 예입니다. 3계통의 DC-DC 1~3은 스위칭 레귤레이터 또는 리니어 레귤레이터 (LDO)를 가정한 것입니다. 각 DC-DC는 출력을 ON / OFF할 수 있는 EN (Enable) 핀을 구비하고 있습니다.

전원 시퀀스 ①을 실현하는 회로 예

Power Good 블록

Power Good 블록은 4개로, 전압 감시용 IC인 BD4142HFV를 사용하여 Power Good 기능을 실현하였습니다. IC 1과 IC 3은 전원 투입 시의 DC-DC 출력전압이 설정치에 도달한 것을 검출하는 용도, IC 2와 IC 4는 전원 차단 시의 강하 검출 용도입니다. 하기 그림은 BD4142HFV의 내부 기능 블록을 포함한 Power Good 회로를 나타낸 것입니다.

BD4142HFV로 구성한 Power Good 기능

이 IC는 0.5V의 기준전압을 구비한 히스테리시스 탑재 콤퍼레이터를 내장하고 있으며 (IC의 기능 블록 참조), 외장 분압 저항을 사용하여 검출하고자 하는 전압을 설정할 수 있습니다. DC-DC 출력전압의 기동을 검출하는 IC 1과 IC 3에는 DC-DC의 출력전압에 따라 이러한 설정이 필요합니다. 검출전압 V_PGOOD은 식 1-1과 같이 계산할 수 있습니다.

시퀀스 회로 예의 V_OUT1은 1.2V로, IC 1의 PGOOD은 출력전압의 90%에 도달한 시점에서 플래그를 출력하도록 설정되어 있습니다. 검출전압을 95%와 같이 지나치게 높게 하면, 부하 변동으로 인해 출력전압이 순간적으로 저하될 때 PGOOD 출력이 “L”이 되므로, 후단의 DC-DC가 순간적으로 차단되는 문제가 발생합니다. 따라서, DC-DC의 부하 변동과 전압 저하 (부하 응답)의 특성을 파악한 후에 검출전압을 결정해야 합니다.

90%일 때, 검출전압은 1.2V×0.9＝1.08V가 됩니다. 식 1-1을 바탕으로 저항치를 구할 수 있습니다. 회로 예의 IC 1에는 계산된 저항치가 이미 제시되어 있습니다. 식 1-1의 R2에 해당하는 것은 R6 : 15kΩ＋R7 : 82Ω, R3은 R8 : 13kΩ입니다. 이를 대입하면 다음 식과 같아지며, 원하는 1.08V가 얻어지는 정수임을 알 수 있습니다.

식에서 알 수 있듯이, IN 단자에 인가되는 R2와 R3에 의한 분압 전압이 내부 기준 전압인 0.5V가 되도록 V_PGOOD에 대해 저항치를 결정합니다. 전압은 저항비로 결정되는데, 분압 저항도 DC-DC의 부하가 되므로, 10kΩ 대의 저항치로 구성하는 것이 적당합니다. 단, R2와 R3의 합계는 300kΩ 이내가 됩니다. 상세 내용에 대해서는 IC의 데이터시트를 참조하여 주십시오.

이로써 기본 정수는 결정되지만, 설계로서는 설정치 (검출전압)의 허용차를 확인해야 합니다. BD4142HFV의 검출전압 허용차는 ±1.8%입니다. 따라서, PGOOD의 범위는 88.4% (90%의 -1.8%＝90×0.982)에서 91.6% (90%의 +1.8%＝90×1.018)가 됩니다.

그리고, 10mV의 히스테리시스가 있으므로, 검출 해제 전압은 90%×(0.5V-10mV)÷0.5V＝88.2%가 되어, 범위는 88.2%×0.982＝86.6%에서 88.2%×1.018＝89.8%가 됩니다.

BD4142HFV는 PGOOD 플래그 출력에 지연 시간 t_DELAY를 부여할 수 있습니다. 이 경우, DLY 단자에 콘덴서 C2를 접속합니다. 지연 시간과 콘덴서 C2의 식은 식 1-2로 계산할 수 있습니다.

전원 차단 시에 동작하는 PGOOD의 IC 2와 IC 4는 DC-DC의 출력전압이 약 0.5V 이하로 강하되면 검출 해제 (PGOOD 출력이 “H”에서 “L”로 변화)됩니다. 이는 BD4142HFV에 기본적으로 설정되어 있는 검출전압을 그대로 이용합니다.

Discharge 회로

디스크리트로 구성된 Discharge 회로가 각 DC-DC에 접속되어 있습니다. 하기 그림과 같이 NPN 트랜지스터와 저항으로 구성되어 있습니다. 1단째의 트랜지스터는 단순한 인버터 회로, 2단째는 오픈 콜렉터의 스위치입니다. 2단째가 ON되면, DC-DC 차단 시 주로 출력 콘덴서의 잔존 전하를 방전하여, 빠르게 VOUT을 강하시킵니다. 2단째 트랜지스터의 콜렉터에 직렬로 접속되어 있는 저항 (하기 그림에서는 R4)의 값에 따라, 출력전압의 강하 시간을 조정합니다.

Discharge 회로

다이오드

시퀀스 회로 예 각 부분에 배치된 다이오드는 로직 동작을 담당합니다. 다이오드의 순방향 전압 VF는 “L” 레벨의 신호 전압에 영향을 미치므로, “L” 레벨로서의 전압치를 확보하기 위해 VF가 낮은 쇼트키 배리어 다이오드를 사용합니다.

이상으로, 전원 시퀀스 ①을 실현하는 회로 전체와, DC-DC 이외의 주변 회로인 Power Good 블록, Discharge 회로, 다이오드에 관한 설명을 마치겠습니다.