전원 설계 기술 정보 사이트

기술 자료 다운로드

엔지니어 칼럼

회로 설계와 EMC 설계의 밸런스

제 8회 평가 회로 · 기판 (2)
접지선 (GND · 그라운드)의 취급

안녕하세요. 로옴의 이나가키입니다.

이번에는 평가 회로 · 기판의 두번째 칼럼으로, 반도체 집적 회로 (LSI 및 IC)의 평가 기판에서 접지선의 접속 방법 및 접지 배선의 레이아웃 등에 대해 설명하겠습니다.

먼저 평가 기판에서 접지선의 접속 방법은, 기본적으로 반도체 집적 회로의 접지 단자가 기준 · 기점이 됩니다. 제품에 따라서는 접지 단자가 여러 개 존재하는 경우도 있지만, 그 대부분은 LSI 및 IC 바로 밑에서 단락되어 있습니다. 평가 기판에서는 이러한 접지 단자에서 기판의 외측을 향해 접지선이 배선되어 있습니다.

평가 기판에서 기준이 되는 접지 전압은 반도체 집적 회로 (LSI 및 IC)의 접지 단자에서의 값입니다. 이러한 사항을 염두에 두면 정확한 측정을 하고자 할 때 도움이 됩니다. 특히 노이즈 레벨이나 크로스토크 등 (미세 신호)의 측정 시에는 접속하는 접지선의 위치에 주의해야 합니다. 노이즈 계측기나 스펙트럼 애널라이저에서는 반도체 집적 회로의 접지 단자에 되도록 가깝게 프로브의 접지 측을 접속하면 실제 수치에 가까운 값을 측정할 수 있습니다.

다음으로 여러 개의 평가 기판이나, 여러 개의 반도체 집적 회로 (LSI 및 IC)가 존재하는 경우를 생각해보겠습니다.

 「쌍방의 접지선은 분리해도 무방한가」

라는 질문을 자주 받습니다. 그 이유는,

 「아날로그계와 파워계의 평가 기판을 가지고 실험할 때 접지선을 분리하여 접속하지 않는 경우가 노이즈 특성이 좋기 때문」

이라고 합니다.

정말 그럴까요?

정답은 「No!」입니다. 여러 개의 평가 기판이나 평가 대상이 존재하는 경우에는 기본적으로 쌍방의 접지 단자를 반드시 단락시켜야 하며, 이는 매우 중요합니다. 만약 단락되지 않은 상태라면, 쌍방간 접지 전위차가 불안정해짐에 따라 정상 동작하지 않게 됩니다.

질문의 예에서는 의도적으로 단락시키지는 않았지만, 회로의 일정 부분을 경유하여 간접적으로 단락된 상태일 것으로 추측됩니다. 실험에서는 문제가 없더라도, 그 상태 그대로 양산을 하게 되면 이상 동작하는 불량이 발생할 확률이 매우 높아집니다. 따라서, 접지선의 취급은 매우 중요한 사항입니다.

조금 더 나아가, 유저가 스스로 평가 기판의 아트워크 (기판 레이아웃)를 작성하는 경우에 대해 생각해보겠습니다.

아날로그계 · 디지털계 · 파워계 반도체 집적 회로 (LSI 및 IC)의 접지선은 어떻게 배치하면 좋을까요?

결론은 2가지입니다.

첫번째는 전체의 전기적 특성을 우선시하는 경우입니다. 상기 각 계통 (아날로그계 · 디지털계 · 파워계)의 접지선은 당연히 단락시키지만, 각각의 계통별 접지선 사이에 슬릿을 배치합니다. 어느 부위에서 단락시키는지도 전기적 특성에 큰 영향을 미치지만, 절대로 분리해서는 안됩니다.

두번째는 전자 양립성 (EMC)을 우선시하는 경우입니다. 이 경우에는 접지선 사이에 슬릿을 배치하지 않고, GND Plane으로 각 계통의 접지 단자를 단락시킵니다. 이는 전원전류가 흐르는 경로와 접지 전류가 흐르는 경로를 평가 기판의 상하 (다층 프린트 기판의 경우) 동일 위치에 배치합니다. 이 접지 전류를 전자 양립성 (EMC)의 면에서는 리턴 전류라고 합니다. 이러한 리턴 전류가 자유롭게 흐르도록 레이아웃하는 것이 중요합니다. 슬릿 등이 존재하게 되면, 우회 경로를 따라 흘러 전원전류와 접지 전류로 인한 자계 발생이 상쇄되지 않습니다. 이로 인해 전자 간섭 (불요복사 · 에미션)이 발생하여 특성의 악화로 이어지게 됩니다.

전기적 특성을 우선시할지, 전자 양립성 (EMC)을 우선시할지는 매우 고민스러운 부분이지만, 전자 양립성 (EMC)은 예상치못한 오동작이나 이상 동작으로 연결되므로, 제품의 신뢰성을 향상시키는 부분에서 매우 중요합니다. 따라서 접지선 (GND · 그라운드) 취급 시에는 세심한 주의가 필요합니다.

다음 편을 기대해 주세요. 감사합니다.

기술 자료 다운로드