전원 설계 기술 정보 사이트

기술 자료 다운로드

엔지니어 인터뷰

4단자 패키지를 채용한 SiC MOSFET : SCT3xxx xR 시리즈

드라이버 소스 단자로
스위칭 손실을 약 35% 삭감

–제2장–

주목 키워드
  • 드라이버 소스 단자 구비 MOSFET 구동 회로
  • 구동 회로 리턴 선
  • 더블 펄스 시험
  • 스위칭 손실 비교
  • 손실 약 38% 저감
  • 회로의 소형화
  • 동일 사이즈로 고전력화
  • 손실 저감에 따른 고효율화 및 발열 저감
  • 4단자 패키지 제품 검토 사항

-그럼, 드라이버 소스 단자로 어떻게 스위칭 손실을 줄일 수 있는지에 대해 알려주십시오. 먼저 드라이버 소스 단자를 이용한 회로와 동작부터 설명 부탁드립니다.

Figure 4는 드라이버 소스 단자가 있는 MOSFET의 구동 회로 예입니다. 기존의 구동 회로인 Figure 2와의 차이점은 구동 회로의 리턴 선이 드라이버 소스 단자에 접속되어 있다는 점입니다.

회로도에서도 알 수 있듯이, VG를 포함하는 구동 회로에 LSOURCE가 포함되어 있지 않아, 스위칭 동작 시 ID의 변화로 인한 VLSOURCE의 영향을 전혀 받지 않습니다.

내부 칩에 인가되는 전압 VGS_INT는 식 (2)로 나타낼 수 있습니다. 산출 식에는 당연히 3단자 패키지의 식 (1)에 존재하는 LSOURCE에 관련된 항목이 없습니다. 따라서, 4단자 패키지 MOSFET의 VGS_INT는 RG_EXT와 IG에 의한 전압 강하 VRG_EXT의 영향을 받으며, RG_EXT는 외장 저항이므로 조정도 가능합니다. 비교를 위해 식 (1)도 함께 게재하였습니다.

-비교 데이터 등을 예로 설명해 주십시오.

더블 펄스 시험의 비교 데이터가 있습니다. 기존품과 드라이버 소스 단자를 구비한 SiC MOSFET의 스위칭 동작을 비교하기 위해, Figure 5의 회로에서 Low Side (LS) MOSFET를 스위칭시키는 더블 펄스 시험을 실시한 결과입니다. High Side (HS)는 RG_EXT를 소스 단자 또는 드라이버 소스 단자에 접속하여, 보디 다이오드를 통한 환류 동작만으로 사용한 회로입니다.

Figure 6은 turn-on 시의 드레인-소스 전압 VDS와 드레인 전류 ID의 파형입니다. 구동 조건은 RG_EXT=10Ω, VDS=800V이며, ID가 약 50A일 때의 파형입니다.

적색 TO-247-4L이 4단자 패키지, 청색 TO-247N이 기존의 3단자 패키지이며, 내부의 SiC MOSFET 칩은 동일합니다.

먼저 점선의 ID 파형을 비교하면, 청색의 3단자 패키지 제품의 파형에 비해 적색의 4단자 패키지의 ID는 turn-on이 급격하여, 50A에 도달할 때까지의 시간도 짧습니다.

VDS는 turn-off 시간 자체에는 큰 차이가 없지만, 게이트 신호가 입력된 후의 스위칭이 확실히 빨라졌습니다.

-앞서 설명하신 두 패키지의 차이점으로는 4단자 패키지의 경우 드라이버 소스 단자를 구비함으로써 LSOURCE의 영향이 배제된 것이라고 하셨습니다. 그러면, 이러한 스위칭 특성의 차이는 LSOURCE의 유무로 인한 것이라고 인식해도 될까요?

기본적으로는 그렇습니다. 물론 세밀히 고찰해야 할 부분은 있지만, 게이트 구동 회로에서 LSOURCE의 영향을 배제하면 Figure 4에서 설명한 원리에 따라 스위칭이 빨라집니다. Turn-off 역시 turn-on보다 현저하지는 않지만 빨라집니다.

-그런 이유에서 스위칭 손실이 대폭 개선되는 거군요.

하기는 turn-on, turn-off에 관한 스위칭 손실 비교 데이터입니다.

Turn-on의 경우 2,742µJ이었던 스위칭 손실이 1,690µJ로 줄어, 손실은 약 38% 저감되었습니다. Turn-off 역시 2,039µJ에서 1,462µJ로 줄어, 손실은 약 30% 저감되었습니다.

-그럼, 최종적으로 정리를 부탁드립니다.

SiC MOSFET는 매우 낮은 ON 저항과 고속 스위칭이라는 특징을 지니고 있으며, 회로의 소형화, 동일 사이즈로 고전력화, 그리고 손실 저감에 따른 고효율화 및 발열 저감이 가능하다는 메리트가 있습니다.

그러나, 대전력 스위칭 회로에서의 파워 디바이스 실장 시, 기생 인덕턴스 등 기생 성분의 영향을 필수적으로 고려해야 합니다. 이러한 기생 성분의 영향은 스위칭 전류가 커지고 고속화되면 더욱 커지게 됩니다. 이는 실장 기판 레벨에 한정된 것이 아니며, 디바이스 패키지 레벨에서도 동일한 과제입니다.

최신 세대 SiC MOSFET에 4단자 패키지를 채용한 것은 이러한 배경 때문이며, SiC 파워 디바이스를 사용한 어플리케이션에서의 한차원 높은 저손실 실현을 목적으로 한 것입니다.

한가지 주의해야 할 것은 4단자 패키지 제품을 효과적으로 사용하기 위한 검토 사항입니다. 여기에서는 패키지 인덕턴스인 LSOURCE의 영향을 배제함으로써 스위칭 속도가 향상되고, 스위칭 손실을 대폭 개선할 수 있다고 설명했습니다. 그러나, 안전성 및 회로 동작 전체를 고려하는 경우, 스위칭의 고속화에 따라 발생하는 검토 사항이 몇 가지 있습니다. 트레이드 오프 관계를 고려하여 회로에서 우선시해야 하는 사항을 실현할 수 있도록 최적화해야 합니다.

로옴 홈페이지에 「드라이버 소스 단자를 통한 스위칭 손실의 개선 (PDF / 영문)」이라는 어플리케이션 노트도 게재하고 있으니, 참고하여 주십시오.

※본 기사는 2020년 1월 시점의 내용입니다.

4단자 패키지를 채용한 SiC MOSFET

  • SCT3xxx xR 시리즈 –제1장–

    엔지니어 인터뷰

    4단자 패키지를 채용한 이유
    로옴은 SiC MOSFET의 새로운 시리즈로 SCT3xxx xR 시리즈를 개발하여, 제공하고 있습니다. SCT3xxx xR 시리즈는 최신 트렌치 게이트 구조를 채용하여, ON 저항을 한층 더 저감하였습니다.

기술 자료 다운로드