전원 설계 기술 정보 사이트

기술 자료 다운로드

알면 득이 되는 키 포인트

업계 최고의 저 ON 저항을 실현한 제4세대 SiC MOSFET 개발

xEV / EV의 메인 인버터 및
배터리의 고전압화에 대응

주목 키워드
  • 1200V 제4세대 SiC MOSFET
  • 업계 최고*의 저 ON 저항
  • 메인 인버터 시스템의 소형 · 고효율화
  • 차세대 전동차 (xEV)
  • 충전 시간의 단축
  • 배터리의 고전압화
  • ON 저항 약 40% 저감
  • 스위칭 손실 약 50% 삭감
  • 독자적인 더블 트렌치 구조
  • 단락 내량 시간
  • 기생 용량이 증가하면 스위칭 손실이 증가
  • 게이트 – 드레인 용량 (CGD) 대폭 삭감
  • 스위칭 손실 약 50% 저감

로옴은 메인 인버터를 비롯한 오토모티브 파워 트레인 시스템 및 산업기기용 전원에 최적인 「1200V 제4세대 SiC MOSFET」를 개발하였습니다. 제4세대 SiC MOSFET는 업계 최고*의 저 ON 저항을 실현하여, 차세대 전동차 (xEV)의 고효율 및 소형 · 경량화된 전동 시스템, 구동의 중심을 담당하는 메인 인버터 시스템의 소형 · 고효율화 및, 전기자동차 (EV)의 배터리 용량 증가에 따른 충전 시간의 단축, 배터리 고전압화 (800V) 등에 대한 대응이 기대되고 있습니다. 현재, 베어 칩의 샘플 공급이 가능합니다. *2020년 6월 17일 로옴 조사

<1200V 제4세대 SiC MOSFET의 포인트>

  • ・로옴의 독자적인 더블 트렌치 구조를 진화시켜, 단락 내량 시간을 악화시키지 않고, 기존품 대비 단위 면적당 ON 저항 약 40% 저감.
  • ・기생 용량을 대폭 삭감함으로써, 기존품 대비 스위칭 손실 약 50% 삭감.
  • ・상기 두가지 항목을 실현함으로써, 인버터, 전원 등 다양한 전력 변환 어플리케이션에서 소형화 및 저소비전력화 가능.

독자적인 트렌치 구조를 진화시켜, 업계 최고의 저 ON 저항 실현

로옴은 2015년에 세계 최초로 독자적인 트렌치 구조를 채용한 SiC MOSFET의 양산화에 성공하고, 지속적으로 SiC 파워 디바이스의 성능 향상을 추진하고 있습니다. ON 저항의 저감은 트레이드 오프 관계인 단락 내량 시간이 단축된다는 과제가 있었습니다. 그러나, 이번에 개발한 제4세대 SiC MOSFET는, 독자적인 더블 트렌치 구조를 더욱 진화시킴으로써, 단락 내량 시간을 악화시키지 않고, 기존품 대비 단위 면적당 ON 저항을 약 40% 저감하는데 성공하였습니다.

기생 용량을 대폭 삭감하여, 스위칭 손실을 50% 저감

일반적으로 MOSFET는 저 ON 저항화 및 대전류화를 추진하게 되면, 각종 기생 용량이 증가하는 경향이 있습니다. 기생 용량이 증가하면 스위칭 손실이 증가하므로, 본래 SiC가 지닌 고속 스위칭 동작이 제한됩니다. 반면에, 제4세대 SiC MOSFET는 게이트 – 드레인 용량 (CGD)을 대폭 삭감함으로써, 기존품 대비 스위칭 손실을 약 50% 저감하였습니다.

※본 기사는 2020년 9월 시점의 내용입니다.

기술 자료 다운로드