SiC 파워 디바이스|응용편
C스너버 회로의 설계
2024.09.25
키 포인트
・C 스너버 회로는 CSNB가 클수록 서지 억제 효과가 높아진다.
・단, 스너버 회로에 형성되는 LSNB는 LMAIN보다 작아야 하지만, LSNB에는 콘덴서의 ESL도 추가되므로 주의가 필요하다.
이제부터는 지난 편에서 소개한 각 스너버 회로의 설계 방법에 대해 설명하겠습니다. 이번 편은 C 스너버 회로의 설계 방법입니다.
- 드레인 – 소스 사이에 발생하는 서지
- 스너버 회로의 종류와 선정
- C 스너버 회로의 설계
- RC 스너버 회로의 설계
- 방전형 RCD 스너버 회로의 설계
- 비방전형 RCD 스너버 회로의 설계
- 패키지에 따른 서지 발생의 차이점
SiC MOSFET : C 스너버 회로의 설계
그림 6의 C 스너버 회로는 CSNB를 통해 LMAIN의 축적 에너지를 흡수합니다. 따라서, 스너버 회로에 형성되는 LSNB는 LMAIN보다 작아야 합니다. CSNB에 축적된 에너지는 기본적으로 방전되지 않기 때문에 정전용량이 클수록 서지 억제 효과는 높아지지만, 사용하는 콘덴서의 등가 직렬 인덕턴스 (ESL)도 LSNB에 추가되므로 주의가 필요합니다.
일반적으로 콘덴서는 사이즈가 커질수록 ESL이 커지기 때문에 정전용량의 선정 시에는 주의가 필요합니다. LMAIN에 축적된 에너지를 모두 CSNB에서 흡수한다는 가정하에 식 (2)의 정전용량을 기준으로 콘덴서를 선정합니다.


【자료 다운로드】 SiC 파워 디바이스의 기초
SiC의 물성 및 메리트에 대해 소개하고, SiC 쇼트키 배리어 다이오드와 SiC MOSFET를 Si 디바이스와 비교하여 특징 및 사용 방법의 차이점 등에 대해 설명한 자료입니다. 다양한 메리트를 지닌 Full SiC 모듈에 대한 내용도 게재되어 있습니다.