SiC 파워 디바이스｜응용편
SiC MOSFET : 스너버 회로의 설계 방법 : 정리
2024.12.26
SiC MOSFET : 스너버 회로의 설계 방법 : 정리
SiC MOSFET는 기존의 파워 반도체에 비해 스위칭 속도가 빠르기 때문에, 전압이나 전류가 급격하게 변화합니다. 따라서, 디바이스 자체의 패키지 인덕턴스 및 주변 회로의 배선 인덕턴스의 영향을 무시할 수 없게 되어, 결과적으로 큰 서지가 발생하게 됩니다. 이러한 서지를 억제하는 방법 중 하나로, 스너버 회로를 추가하는 방법이 있습니다. 본 테마에서는 스너버 회로의 추가 방법 및 설계 방법에 대해 소개하였습니다.
하기에 각 기사의 링크와 키 포인트를 정리하였습니다.
▶SiC MOSFET : 스너버 회로의 설계 방법 : 서론
키 포인트
・최근 SiC MOSFET는 고속 스위칭 동작이 가능하다는 점에서, 다양한 전력 변환 어플리케이션으로 용도가 확대되고 있다.
・그러나, 고속 동작으로 인해 드레인 – 소스 사이에 큰 서지가 발생하기 때문에, 서지 억제를 위한 대책이 필요하다.
・서지 억제 방법의 일종으로 스너버 회로를 사용하는 방법이 있다.
키 포인트
・드레인 – 소스 사이에 발생하는 서지는 각 인덕턴스 성분과 MOSFET 기생 용량의 공진으로 인해 발생한다.
・배선 인덕턴스를 최소화하는 레이아웃은 현실적으로 불가능한 경우가 많으므로, 스너버 회로는 가능한 스위칭 디바이스의 근접부에 배치하여 배선 인덕턴스를 낮추는 것이 중요하다.
키 포인트
・스너버 회로가 충분한 효과를 발휘하기 위해서는 최대한 스위칭 디바이스에 가깝게 실장해야 한다.
・스너버 회로에는 R, L, C 등의 수동 부품을 조합한 회로 및 반도체 디바이스를 사용한 액티브 회로가 있다.
・본 테마에서는 제어가 필요없고 비용적으로도 유리한 회로 방식으로서 C 스너버 회로, RC 스너버 회로, 방전형 RCD 스너버 회로, 비방전형 RCD 스너버 회로에 대해 소개할 예정이다.
키 포인트
・C 스너버 회로는 CSNB가 클수록 서지 억제 효과가 높아진다.
・단, 스너버 회로에 형성되는 LSNB는 LMAIN보다 작아야 하지만, LSNB에는 콘덴서의 ESL도 추가되므로 주의가 필요하다.
키 포인트
・RC 스너버 회로는 소비전력 PSNB를 고려하여 CSNB와 RSNB를 산출하고, 그 공진각 주파수 ωSNB를 서지의 공진각 주파수 ωSURGE보다 충분히 높게 설정해야 한다.
키 포인트
・방전형 RCD 스너버 회로의 설계는 기본적으로 RC 스너버 회로와 동일하다.
・단, 다이오드에서 서지를 흡수하기 때문에, RC 스너버 회로 편에서 제시한 식 (5)를 통한 공진 주파수의 확인은 필요없다.
・다이오드는 리커버리 전류가 작은 제품을 선정해야 한다.
키 포인트
・비방전형 RCD 스너버 회로의 경우, RSNB에서 소비하는 전력은 서지 에너지만 해당되므로, RSNB의 허용 손실은 비교적 작아도 무방하다.
・따라서, CSNB의 정전용량을 크게 할 수 있어, 클램프 효과를 높일 수 있을 뿐만 아니라, 스위칭 fSW도 높일 수 있다.
・일반적으로 비방전형 RCD 스너버 회로를 추가한 회로는 저부하 시의 효율은 저하되고, 고부하 시의 효율은 향상된다. 이는 고부하 시, 스너버 회로에 의한 서지 억제 효과에 따라 결과적으로 스위칭 손실이 저감되기 때문이다.
키 포인트
・SiC MOSFET의 패키지 종류에 따라, 드레인 – 소스 사이에 발생하는 서지가 달라진다.
・TO-247-4L은 구동 회로의 경로를 변경함으로써 스위칭 속도가 빨라져, TO-247N에 비해 서지가 커지는 경향이 있다.
【자료 다운로드】 SiC 파워 디바이스의 기초
SiC의 물성 및 메리트에 대해 소개하고, SiC 쇼트키 배리어 다이오드와 SiC MOSFET를 Si 디바이스와 비교하여 특징 및 사용 방법의 차이점 등에 대해 설명한 자료입니다. 다양한 메리트를 지닌 Full SiC 모듈에 대한 내용도 게재되어 있습니다.
