SiC 파워 디바이스｜응용편
패키지에 따른 서지 발생의 차이점
2024.12.11
키 포인트
・SiC MOSFET의 패키지 종류에 따라, 드레인 – 소스 사이에 발생하는 서지가 달라진다.
・TO-247-4L은 구동 회로의 경로를 변경함으로써 스위칭 속도가 빨라져, TO-247N에 비해 서지가 커지는 경향이 있다.
설계 시 중요한 포인트로서, 드레인 – 스스 사이에 발생하는 Turn-off 서지가 SiC MOSFET의 패키지에 따라 달라지는 현상에 대해 설명하겠습니다.
- 드레인 – 소스 사이에 발생하는 서지
- 스너버 회로의 종류와 선정
- Ｃ 스너버 회로의 설계
- RC 스너버 회로의 설계
- 방전형 RCD 스너버 회로의 설계
- 비방전형 RCD 스너버 회로의 설계
- 패키지에 따른 서지 발생의 차이점
SiC MOSFET : 패키지에 따른 서지 발생의 차이점
SiC MOSFET의 패키지에 따라 서지 발생이 달라지는 예에 대해 소개하겠습니다.
그림 11은 SiC MOSFET의 대표적인 패키지입니다. (a)는 널리 일반적으로 사용되는 TO-247N (3단자), (b)는 최근 채용이 증가하고 있는 구동 회로용 소스 단자 (Kelvin 접속)가 있는 TO-247-4L (4단자)입니다.
(b) TO-247-4L은 구동 회로의 경로를 변경함으로써 (a) TO-247N에 비해 스위칭 속도를 빠르게 한 패키지입니다. 따라서, Turn-on 서지나 Turn-off 서지가 (a) TO-247N보다 커지는 경향이 있습니다.
그림 12는 이러한 두가지 패키지 제품의 Turn-off 서지를 비교한 파형입니다. 측정 회로는 「비방전형 RCD 스너버 회로의 설계」 편에서 제시한 그림 9의 (a)와 동일합니다. VDS＝800V, RG_EXT＝3.3Ω, ID＝65A일 때의 Turn-off 파형으로 드레인 – 소스간 서지는 (a) TO-247N (3L, 청색 선)이 957V인 반면, (b) TO-247-4L (4L, 적색 선)은 1210V로 커진 것을 알 수 있습니다.
이러한 서지로 인한 VDS의 링잉은 「비방전형 RCD 스너버 회로의 설계」 편의 그림 8과 같이 CDS뿐만 아니라 CDG와 CGS도 경유하여 흐르므로, MOSFET의 게이트 – 소스 전압 VGS에 예기치 못한 서지가 발생되어 VGS의 서지 규격을 초과하게 되는 경우가 있습니다. VGS의 서지 억제 방법에 대해서는 Tech Web 기초 지식 「SiC MOSFET : 게이트 – 소스 전압의 서지 억제 방법」 및 별도 어플리케이션 노트 (*2)에서 자세하게 설명하고 있으므로 참조하여 주십시오. 해당 대책만으로 서지 억제 효과가 불충분할 경우, 드레인 – 소스 사이에 스너버 회로를 추가하는 방법이 서지 억제에 유효한 경우도 있습니다.
*2 :「게이트 – 소스 전압의 서지 억제 방법」 어플리케이션 노트 (No. 62AN009J Rev.002) 로옴 주식회사, 2020년 4월
【자료 다운로드】 SiC 파워 디바이스의 기초
SiC의 물성 및 메리트에 대해 소개하고, SiC 쇼트키 배리어 다이오드와 SiC MOSFET를 Si 디바이스와 비교하여 특징 및 사용 방법의 차이점 등에 대해 설명한 자료입니다. 다양한 메리트를 지닌 Full SiC 모듈에 대한 내용도 게재되어 있습니다.
