전원 설계 기술 정보 사이트

기술 자료 다운로드

2021.09.01 SiC 파워 디바이스

Low-side 스위치 Turn-off 시의 게이트 – 소스 전압 동작

SiC MOSFET : 브릿지 구성에서의 게이트 – 소스 전압 동작


지난 편
에서는 LS 스위치 Turn-on 시의 게이트 – 소스 전압 동작에 대해 설명했습니다. 이번에는 LS Turn-off 시의 동작에 대해 설명하겠습니다.

Low-side 스위치 Turn-off 시의 게이트 – 소스 전압 동작

하기는 LS MOSFET가 Turn-off 할 때의 전류 동작을 나타낸 등가 회로도와 각각의 파형도입니다. Turn-on 시와 마찬가지로 각 현상에 (IV), (V), (VI)의 번호를 부여했습니다. Turn-on 시와 비교했을 때 VDS와 ID가 변화하는 순서가 달라질 뿐이며, 기본적인 동작은 동일합니다. Turn-on 시의 현상과의 대응은 하기와 같습니다.

Turn-off   Turn-on
현상 (IV) 현상 (II) 
현상 (V)  현상 (III)
현상 (VI) 현상 (I)  

dVDS/dt로 인한 LS의 VGS 상승과 HS의 VGS 마이너스 서지 (파형도 T4)가 현상 (IV)입니다.

파형도의 T4 구간 종료 시에 식 (2)로 나타낸 ICGD1이 소멸하면 발생하는 서지가 현상 (V)입니다. 식 (2)는 지난 편에 게재한 것과 동일합니다. 그 후, 드레인 전류가 변화하여 (파형도 T6), 식 (1)에 나타낸 LSOURCE로 인해 전류가 발생하고, 등가 회로의 현상 (VI)과 같이 전류가 흐릅니다. 식 (1)도 지난 편에서 게재한 것과 동일합니다.

이러한 전류는 MOSFET CGS의 소스 측을 마이너스로서 충전하므로, HS에서는 VGS를 상승시키고, LS에서는 VGS를 플러스 측으로 높여 VGS가 강하하는 것을 방지합니다. 결과적으로, 파형도와 같은 VGS 동작이 되며, VGS의 점선은 이상적인 전압 파형을 나타냅니다.

외장 게이트 저항의 영향

하기는 SiC MOSFET의 브릿지 구성에서 LS를 Turn-off했을 때의 더블 펄스 시험 결과를 나타낸 것입니다. (a)의 파형도는 외장 게이트 저항 RG_EXT가 0Ω인 경우, (b)는 10Ω인 경우입니다. 그림의 (IV), (V), (VI)은 앞서 설명한 현상과 동일한 의미입니다.

파형도와 같이 현상 (V)의 서지가 현저하게 나타나는 것을 알 수 있습니다.

VDS의 변화에 따른 현상 (IV)의 영향은 작지만, HS의 현상 (IV)으로 인한 마이너스 서지는 정격을 초과하는 경우가 있으며, 이러한 경우에는 회로에 대책이 필요하게 됩니다. 이러한 Turn-off 시의 HS 마이너스 서지를 작게 억제하기 위해서는 HS 게이트 저항 RG_EXT를 작게 하면 됩니다. 그러나, 지난 편에서 설명한 바와 같이 일반적으로 사용되는 게이트 저항 조정 회로에서는 저항치가 높은 RG_ON 측에서 현상 (IV)가 현저하게 나타나므로 주의해야 합니다.

또한, 현상 (VI)로 인한 VGS의 상승에 대해서는, 그 타이밍이 Turn-off 종료 직전이므로, HS가 Turn-on 동작을 시작했더라도 LS는 Turn-off되어 있어 그다지 문제가 되지 않습니다.

키 포인트

・LS 스위치 Turn-off 시에도, Turn-on 시와 기본적으로 동일한 현상이 발생한다.

・HS에 발생하는 마이너스 서지는 정격을 초과하는 경우가 있으므로, 이러한 경우에는 회로에 대책이 필요하다.

실리콘 카바이드 파워 디바이스의 이해와 활용 사례