전원 설계 기술 정보 사이트

기술 자료 다운로드

2021.09.29 SiC 파워 디바이스

게이트 – 소스 전압에 발생하는 서지란?

SiC MOSFET : 게이트 – 소스 전압의 서지 억제 방법 

MOSFET나 IGBT와 같은 파워 반도체는 다양한 전원 어플리케이션 및 전력 라인의 스위칭 소자로서 사용되고 있습니다. 그 중에서 최근 채용이 가속화되고 있는 SiC MOSFET는 스위칭 시의 전압이나 전류의 변화가 디바이스 자체의 패키지 인덕턴스나 주변 회로 배선 인덕턴스의 영향을 무시할 수 없을 정도로 고속 동작을 합니다. 특히 게이트 – 소스 전압에는 디바이스 자체의 전압이나 전류가 변화할 때, 예상치못한 플러스 (+) 또는 마이너스 (-) 서지가 발생하는 경우가 있으므로, 이에 대한 대책이 필요합니다. 본 테마에서는 이러한 대책에 대해 설명하겠습니다. 게이트 – 소스 전압에 발생하는 서지에 대해서는 앞서 게재한 기초 지식 SiC 파워 디바이스 응용편 「SiC MOSFET : 브릿지 구성에서의 게이트 – 소스 전압 동작」을 참조하여 주십시오.

게이트 – 소스 전압에 발생하는 서지란?

오른쪽 회로도는 MOSFET를 브릿지 구성으로 사용하는 가장 간단한 동기 방식 Boost 회로입니다. 이 회로는 Low-side (이하 LS) SiC MOSFET의 스위칭에 동기하여 High-side (이하 HS) SiC MOSFET도 스위칭합니다. LS Turn-on 시 HS는 Turn-off, LS Turn-off 시 HS는 Turn-on하여, 교대로 ON / OFF합니다.

이러한 스위칭에 의해, 스위칭 측의 LS뿐만아니라, 동기 측의 HS에도 스위칭 측 LS의 전압 및 전류의 변화에 따라 서지가 발생합니다.

이 회로의 LS Turn-on 시와 Turn-off 시의 드레인 – 소스 전압 (VDS)과 드레인 전류 (ID)의 파형, 그리고 게이트 – 소스 전압 (VGS)의 동작을 하기 파형도로 나타내었습니다. 가로축은 시간을 나타내며, 시간 영역 Tk (k=1~8)의 정의는 하기와 같습니다.

 T1 : LS=ON되어 SiC MOSFET의 전류가 변화하는 구간
 T2 : LS=ON되어 SiC MOSFET의 전압이 변화하는 구간
 T3 : LS=ON되는 구간
 T4 : LS=OFF되어 SiC MOSFET의 전압이 변화하는 구간
 T5 : LS=OFF되어 SiC MOSFET의 전류가 변화하는 구간
 T4~T6 : HS=ON될 때까지의 데드 타임 구간
 T7 : HS=ON되는 구간 (동기정류 구간)
 T8 : HS=OFF되고 LS=ON될 때까지의 데드 타임 구간

게이트 – 소스 전압 VGS에는 화살표로 표시한 현상 (I)~(IV)가 발생합니다. 각 점선은 서지가 없는 본래의 파형입니다. 이러한 현상은 하기와 같은 요인으로 인해 발생합니다.

 현상 (I), (VI) → 드레인 전류의 변화 (dID/dt)
 현상 (II), (IV) → 드레인 – 소스 전압의 변화 (dVDS/dt)
 현상 (III), (V) → 드레인 – 소스 전압의 변화 종료

본 테마의 검토 사항인 「게이트 – 소스 전압에 발생하는 서지」는, 이러한 현상 중에서도 특히 동작에 영향을 미치는 LS Turn-on 시 HS에 발생하는 현상 (II)와 LS Turn-off 시 HS에 발생하는 현상 (IV)입니다.

키 포인트

・전원이나 전력 라인의 스위칭 어플리케이션으로서 최근 채용이 가속화되고 있는 SiC MOSFET는, 자체의 패키지나 주변 회로 배선 인덕턴스의 영향을 무시할 수 없을 정도로 고속 동작한다.

・따라서, 특히 게이트 – 소스 전압에는 예상치못한 서지가 발생하는 경우가 있으므로 이에 대한 대책이 필요하다.

실리콘 카바이드 파워 디바이스의 이해와 활용 사례