테브난의 정리란? : 직류 회로의 회로 해석

목차

• ・테브난의 정리 개요
• ・테브난의 정리를 이루는 구성 요소
• ・테브난의 정리를 사용한 분석 절차
• ・테브난의 정리와 최대 전력 전달
• ・테브난의 정리와 다른 회로 이론의 관계
• ・테브난의 정리를 사용한 구체적인 활용 예 (DC 회로)
• ・테브난의 정리 사용 시 주의 사항
• ・테브난의 정리 요약

테브난의 정리 (Thevenin’s theorem)는 선형 회로 (저항이나 독립 전원, 종속 전원 등의 선형 요소로 구성된 회로)에서 임의의 2단자를 「1개의 전압원 (V_Th)과 1개의 저항 (R_Th)의 직렬 회로」로 단순화하는 정리입니다. 예를 들어, 복수의 저항과 전원이 얽힌 복잡한 직류 회로에서도 테브난 등가 회로로 변환함으로써, 부하전류나 단자 전압을 간단하게 구할 수 있습니다. 테브난의 정리를 사용하면 계산을 줄일 수 있으므로, 일반적인 스위치 회로나 전원 회로에서도 그 원리를 알고 있으면 학습이나 실무에 응용할 수 있습니다. 이러한 테브난의 정리에 대한 기본 요소와 도입 방법, 증명 방법, 그리고 구체적인 계산 방법 등을 단계적으로 알기 쉽게 설명하겠습니다.

테브난의 정리 개요

테브난의 정리는 선형 회로에서 중첩의 원리에 기반하여, 직류 회로뿐만 아니라 교류 회로에서도 동일하게 적용할 수 있습니다 (교류 회로에서는 저항을 임피던스로 바꾸어 생각합니다). 테브난의 정리는 저항 · 독립 전원 · 종속 전원 등으로 구성된 「선형 회로」에서 2단자 간의 전압-전류의 관계가 1차 (선형)인 점을 사용해 유도되는 정리입니다. 예를 들어, 저항이 다량 포함된 배선망에서도 테브난 전압과 테브난 저항을 계산한다면 부하전류를 간단히 구할 수 있습니다. 그러나 다이오드나 트랜지스터 등의 비선형 소자가 포함된 회로는 테브난의 정리를 그대로 적용할 수 없습니다. 이제부터는 이러한 테브난의 정리가 회로 분석에서 어떻게 구성되고 활용하는지 살펴보겠습니다.

테브난의 정리를 이루는 구성 요소

테브난의 정리를 이해하기 위해서는 테브난 전압 (V_Th)과 테브난 저항 (R_Th)이 무엇을 의미하는지를 파악하는 것이 중요합니다. 이 두 가지 요소는, 「복잡한 회로를 1개의 전압원과 1개의 직렬 저항으로 단순화」하도록 도와주는 역할을 합니다. 우선, 2단자 간의 개방 전압을 구하고 나서, 이후 독립 전원을 제거한 뒤 합성 저항을 계산하면, 부하를 다시 연결했을 때의 전류나 전압을 간단하게 도출할 수 있습니다. 아래에서는 테브난 전압 · 테브난 저항과 부하저항을 구하는 방법에 대해 자세히 설명하겠습니다.

개방 전압 : 테브난 전압 (V_Th)이란?

테브난 전압 (V_Th)은 테브난 등가 회로에서 「1개의 전압원」으로 표현되는 값입니다. 통상적으로, 관심 있는 2개의 단자를 개방 (즉, 부하저항을 제거하고 무부하 상태로 만든 경우)한 상태에서, 2단자 간에 발생하는 전압을 측정 · 계산하면 V_Th를 얻을 수 있습니다. 단, 종속 전원만 포함하는 경우에는 개방 전압이 0이 되기도 하므로, 필요에 따라 테스트 전원법 등을 사용하여 올바른 V_Th를 구해야 합니다. 정리하자면, 부하저항을 제거하고 2단자를 개방했을 때 발생하는 전압이 곧 테브난 전압이 됩니다. 계산하는 순서는 다음과 같습니다.

1. 부하저항 등 외부 회로를 제거
   • 관심 있는 2단자 이외의 회로는 그대로 두되, 부하저항을 제거한다.
2. 전압이나 저항이 그대로 남은 상태에서 2단자 간의 개방 전압을 옴의 법칙이나 키르히호프의 법칙 등으로 구한다.

이와 같이 부하를 제거한 상태에서 2단자 간에 발생하는 전압이 V_Th의 형태로 얻어지며, 이것이 테브난 등가 회로에서 「테브난 전압」에 해당합니다.

복수의 전원이 직렬 또는 병렬로 연결된 회로에서도, 관심 있는 2단자를 바라볼 때 일정한 전압을 측정할 수 있는 경우가 있습니다. 선형 회로라면 중첩의 원리나 간단한 전압 분배 공식 등을 사용하여 계산할 수 있습니다. 그리고 「개방 전압을 찾는」 단순한 접근법을 따르면, 본래의 복잡한 회로도 이해하기 쉬울 것입니다.

테브난 저항 (R_Th)을 구하는 방법

테브난 저항 (R_Th)은 테브난 전압 (V_Th)과 더불어 테브난 등가 회로를 구성하는 중요한 파라미터로, 외부에서 보았을 때 회로가 갖는 합성 저항을 의미합니다. 이를 구하기 위해서는, 회로에서 독립 전원만 있는 경우 「이상 전압원 → 단락, 이상 전류원 → 개방」으로서 남은 저항을 직렬 · 병렬로 합성하면 얻을 수 있습니다. 단, 회로에 종속 전원만 포함되는 경우 등은 2단자 간에 테스트 전원을 인가하여 그 전압 · 전류비로부터 R_Th를 도출할 필요가 있습니다.

일반적인 선형 회로 이론을 기반으로 한 R_Th의 표준적인 접근법은 다음과 같습니다.

1. 독립 전원 제거
   • 이상 전압원 → 단락 (쇼트)
   • 이상 전류원 → 개방 (오픈)
     이는 독립 전원이 저항치에 영향을 미치지 않는 형태로 회로를 변환합니다.
     다만, 종속 전원 (전압 제어 · 전류 제어 등)이 있는 경우는 그대로 남겨, 테스트 전원법 (예: 테스트 전압원을 접속하여 흐르는 전류를 계측하고, R = V / I 로 산출) 등으로 저항치를 도출합니다.
2. 2단자 간에 보이는 저항치 파악
   • 회로에 남은 저항 소자를 직렬 · 병렬 등으로 합성하여 구합니다.
   • 종속 전원을 포함하는 경우에는 테스트 전원법 등을 사용하여 2단자 간의 합성 저항인 R_Th를 산출합니다.

이렇게 얻은 R_Th는 회로 내부의 복잡한 저항 구성을 외부에서 1개의 등가 저항으로 보이도록 단순화한 값입니다. 전압원을 단락 처리하는 등의 절차를 거치면 직렬 · 병렬 형태로 정리할 수 있어, 최종적으로 회로 전체를 1개의 저항 R_Th로 표현할 수 있습니다.

테브난 등가 회로에서 전류 · 전압을 구하는 방법 (부하 접속 시)

V_Th와 R_Th가 구해지면, 부하저항 (R_L)과의 직렬 회로로서 간단하게 구성할 수 있어, 회로 전체의 해석이 편리해집니다. 일반적으로, 다음과 같은 식으로 표현할 수 있습니다.

\(I_L=\displaystyle \frac{V_{Th}}{R_{Th}+R_L}\)

\(V_L=I_L×R_L\)

여기서 I_L은 부하저항에 흐르는 전류, V_L은 부하저항에 걸리는 전압입니다. 선형 회로인 경우, 기존 회로가 복잡해도 테브난 등가 회로로 변환하여 V_Th와 R_Th를 구하면, 부하에 인가되는 전류 및 전압을 간단하게 구할 수 있습니다. 이와 같이, 계산 부담을 줄일 수 있을 뿐만 아니라, 「큰 1개의 전원＋1개의 저항」으로 단순화하여 이해할 수 있습니다.

테브난의 정리를 사용한 분석 절차

테브난의 정리를 실제 회로에 적용할 때는 기본 절차를 정확히 따르는 것이 중요합니다. 먼저, 분석 대상이 될 2단자를 정한 뒤, 단자 사이의 개방 전압 (테브난 전압)과 합성 저항 (테브난 저항)을 구하는 흐름만 이해하면 복잡해 보이는 직류 회로도 수월하게 분석할 수 있습니다.

다만, 회로 구성이나 단자 선택 방식에 따라 분석 과정이 달라질 수 있습니다. 예를 들어, 종속 전원의 처리 방법이나 특정 회로 부분을 어떻게 제외하느냐에 따라 개방 전압이나 등가 저항의 계산 순서가 변할 수 있어, 「어떤 단자를 선택하더라도 동일한 계산 순서를 보장」할 수는 없습니다.

그러나 테브난의 정리의 본질적 절차는 변하지 않습니다.

• 2단자를 개방했을 때의 전압 (테브난 전압)을 구한다.
• 독립 전원이 있을 경우, 이상 전압원은 단락 · 이상 전류원은 개방하여, 합성 저항 (테브난 저항)을 구한다.
• 종속 전원이 있는 경우, 이를 회로에 그대로 두고, 테스트 전원법 등을 사용하여 테브난 저항을 구한다.

이러한 절차를 거치면, 외부에서 보았을 때 회로가 어떤 단일 전압원과 직렬 저항으로 등가화 될 수 있는지를 파악할 수 있습니다.

아래에서는 실제 적용 순서와 예제를 통해, 테브난의 정리를 활용하는 과정을 설명하겠습니다. 단자 선택에 따라 분석 대상 서브 회로가 달라지므로, 직접 계산하거나 시뮬레이션을 수행할 때는 각 단계에서 회로가 어떻게 변화하는지 주의하며 확인하여 주십시오.

선형 회로의 전제와 포인트

테브난의 정리는 기본적으로 「비선형 소자를 포함하지 않는 (또는 포함해도 선형 동작 영역에 한정할 수 있는) 회로」에 적용되는 것입니다. 엄밀히 말하자면, 다이오드나 트랜지스터 등의 비선형 특성을 가진 소자가 포함된 회로에는 적용할 수 없습니다. 다만, 일부에서는 「동작점 부근에서 소신호 모델에 의한 선형화」를 진행하여, 근사적으로 테브난 등가 회로를 사용하는 경우가 있습니다. 그러나 이것은 어디까지나 “근사”이며, 테브난의 정리 자체가 비선형 회로에 직접 적용되는 것은 아닙니다.

직류 회로의 경우, 코일이나 콘덴서가 정상 상태에서 단락 또는 개방되는 경우도 많아, 테브난의 정리를 적용하기 쉬워집니다. 예를 들어, 정상 상태라면 콘덴서는 개방하고, 코일은 도선으로 간주할 수 있으므로, 저항과 전원만을 고려하면 됩니다. 다만, 과도 현상이나 교류 성분을 고려해야 할 경우에는 테브난의 정리의 적용 범위를 이해할 필요가 있습니다.

테브난의 정리 분석 절차 정리

테브난의 정리에서는 임의의 선형 회로를 「테브난 전압 (V_Th)」과 「테브난 저항 (R_Th)」의 직렬 연결로 바꾸어 생각할 수 있습니다. 이로 인해, 회로가 복잡해도 외부에서 본 전압 · 전류 특성을 단순한 형태로 해석할 수 있습니다.

일반적인 분석 흐름은 다음과 같습니다. 단, 회로에 종속 전원이 포함되거나 특수한 회로 구성을 가진 경우는 아래의 단계를 그대로 적용할 수 없는 경우가 있으므로, 주의하여 주십시오.

1. 회로의 2단자 결정
   • 부하나 측정 대상 등, 어디를 등가화하고 싶은지를 명확하게 합니다.
2. 부하를 제거하고, 2단자 간의 개방 전압 (VOC)산출
   • 대부분 개방 전압은 테브난 전압 (V_Th)에 해당합니다.
   • 그러나 종속 전원 및 회로 구성에 따라, 단순히 부하를 제거한 것만으로도 V_Th를 올바르게 구하지 못하는 경우가 있습니다. 필요에 따라 테스트 전원을 삽입하여, 전압 · 전류를 계산하는 등의 추가 절차가 필요할 수 있습니다.
3. 회로 내의 독립 전원을 제거하고, 2단자 간의 합성 저항 (R_Th)산출
   • 이상 전압원 → 단락 (쇼트)
   • 이상 전류원 → 개방 (오픈)
   • 종속 전원이 있는 경우는 그대로 남겨, 테스트 전원법 등으로 저항을 산출합니다.
4. 얻어진 V_Th와 R_Th를 사용하여, 직렬 접속한 등가 회로로 구성
   • 이때, 외부에서 본 회로는 「이상 전압원 V_Th」와 「저항 R_Th」의 직렬 회로로 다룰 수 있습니다.
5. 제거된 부하저항 (R_L)을 다시 연결하고, 간단한 직렬 회로로 계산
   • 그리고 통상의 직렬 회로 해석을 실시하여, 전류나 단자 전압을 구합니다.

요점과 주의 사항

• 개방 전압이 그대로 테브난 전압이 되는 경우가 많다
  • 독립 전원만으로 구성된 회로라면, 부하를 제거했을 때의 단자 간 전압 (VOC)이 그대로 테브난 전압 (V_Th)이 됩니다.
• 종속 전원이나 특수 회로가 있는 경우 주의
  • 회로에 따라서는, 단순히 부하를 제거한 상태의 전압을 그대로 V_Th로 간주하지 않는 경우가 있습니다.
  • 이러한 경우, 테스트 전원을 단자에 연결하여 전류와 전압을 분석하고, 올바르게 V_Th를 구해야 합니다.
• 저항 합성 (R_Th)
  • 독립 전원을 제거 (전압원 → 단락, 전류원 → 개방)한 후, 남은 저항을 직렬 · 병렬로 합성하여 구합니다.
  • 종속 전원이 포함되는 경우에는 테스트 전원법을 사용하는 것이 일반적입니다.

이러한 절차를 정확히 따르면, 테브난의 정리에 기반한 올바른 등가 회로를 얻을 수 있습니다. 특히, 회로의 성질에 따라 개방 전압이 테브난 전압과 항상 일치하지 않을 수 있으므로, 상황에 맞는 방법을 선택하여 V_Th와 R_Th를 구하는 것이 중요합니다.

다수의 저항이 있는 구체적인 예

이제, 다음과 같은 구체적인 설정의 직류 회로를 한 가지 예로 들어, 테브난의 정리를 적용해 보겠습니다.

• 전원 : 직류 12V
• 저항 : R₁=6Ω, R₂=3Ω, R₃=2Ω
• 연결 : 전원의 +측으로부터 순서대로 R₁을 지나, GND 측에서 R₂와 R₃가 병렬 연결하고 있습니다. 또한, 노드 A (R₁ 출력 측)로부터 GND에 부하저항 R_L을 분리 가능한 형태로 연결합니다.

문장만으로는 이미지화하기 어렵지만, 요점으로는 「R₁ 뒤에 R₂와 R₃의 병렬이 있고, GND 측에서 부하 R_L을 병렬에 추가할 수 있는」 구조입니다.

부하 R_L을 제거한 2단자의 개방 전압 (노드 A-GND 간 전압)을 구하면, 병렬로 있는 R₂, R₃가 접지에 연결되어 있기 때문에 전류는 다음과 같은 식으로 구할 수 있습니다.

\(I_L=\displaystyle \frac{12V}{R_1+(R_2\|R_3)}\)

노드 A의 전압은 분압에 의해 결정됩니다. 실제로, 다음과 같은 식으로 구할 수 있습니다.

\(R_2\|R_3=\displaystyle \frac{3×2}{3+2}=1.2Ω\)

\(I_L=\displaystyle \frac{12}{6+1.2}=\displaystyle \frac{12}{7.2}≈1.6667A\)

\(V_{Th}=I_L×(R_2\|R_3)=2.0V\)

다음으로, 독립 전원을 단락해서 합성 저항을 구할 때, R₁이나 병렬 R₂, R₃의 조합을 확인하여 R_Th를 계산합니다 (종속 전원이 없으면, 직렬 · 병렬의 공식으로 간단하게 합성할 수 있는 경우가 대부분입니다).

\(R_{Th}=R_1\|R_2\|R_3=1Ω\)

위의 식을 통해 구한 결과를 요약하면, 다음과 같습니다.

V_Th= 2V, R_Th= 1Ω

이를 테브난 등가 회로에 적용할 수 있습니다. 마지막으로, 부하 R_L을 되돌려 직렬 회로로 구성하면 다음과 같아집니다.

\(I_L=\displaystyle \frac{V_{Th}}{R_{Th}+R_L}=\displaystyle \frac{2}{1+R_L}\)

이와 같이, 부하저항에 흐르는 전류의 값을 간단하게 구할 수 있습니다.

테브난의 정리와 최대 전력 전달

테브난의 정리로 등가 회로를 구하면, 「부하에 공급할 수 있는 전력을 최대화」하는 조건을 생각해 볼 수 있습니다. 이를 최대 전력 전달 조건이라 하며, 테브난의 정리와 함께 언급되는 경우가 많습니다. 이는 계산 부담을 줄일 뿐만 아니라, 「큰 1개의 전원＋1개의 저항」이라고 간주할 수 있으므로, 이해하기도 쉬워집니다. 또한, 부하저항을 R_Th와 같게 설정했을 때, 부하 전력이 최대가 되는 (최대 전력 전달) 중요한 설계 지침으로도 연결됩니다.

최대 전력 전달의 개요

최대 전력 전달의 정리는 부하저항 R_L이 테브난 저항 R_Th와 같을 때 부하가 수신하는 전력이 최대가 된다는 것입니다. 테브난 등가 회로를 떠올리면, 다음과 같은 식으로 나타낼 수 있습니다.

\(P_L=I_L^2 R_L=\left(\displaystyle \frac{V_{Th}}{R_{Th}+R_L}\right)^2 R_L\)

이를 최대화하는 조건은 다음과 같습니다.

\(R_L=R_{Th}\)

오디오 앰프나 안테나 설계 등으로 부하와 내부 저항을 맞추면, 효율적으로 전력을 부하 측에 전달할 수 있습니다.

실제 응용 및 주의점

최대 전력 전달 조건에서는 부하 측의 전력을 크게 할 수 있지만, 회로 전체의 전류나 전력 손실도 증가합니다. 실제 설계 현장에서는 조건과 효율, 열 설계, 부품의 허용 범위를 고려하여 이상적인 R_Th = R_L에 부합하는지 고려합니다. 그러나 회로 이론을 이해하는 측면에서는, 테브난 저항이 부하 측에 어떻게 영향을 미치는지 파악하는 데 매우 유용한 개념입니다.

테브난의 정리와 다른 회로 이론의 관계

전기 회로 이론에는 테브난의 정리 외에도 여러 정리가 존재합니다. 특히, 노턴 정리는 테브난의 정리와 밀접하게 연관되어 있으며, 중첩의 원리나 키르히호프 법칙 (KCL / KVL) 등의 기본 원리와 함께 자주 활용됩니다. 이번에는 이러한 대표 이론들이 테브난의 정리와 어떻게 연결되는지 살펴보겠습니다.

노턴 정리

노턴 정리는 「임의의 선형 회로를 1개의 전류원과 1개의 병렬 저항으로 등가 표현할 수 있다」는 내용입니다. 테브난이 「전압원＋직렬 저항」인데 반해, 노턴은 「전류원＋병렬 저항」이 됩니다. 2개의 정리에 대한 관계는 다음 식으로 표현할 수 있으며, 상호 변환 가능합니다.

\(I_N=\displaystyle \frac{V_{Th}}{R_{Th}}\)

즉, 만약 테브난 등가 회로의 V_Th와 R_Th를 알면, 전원을 I_N이라는 전류원으로 옮겨놓고, R_Th와 병렬로 연결되는 형태로 변환할 수 있습니다. 어느 형식이 취급하기 쉬운지는 회로의 특성과 설계자의 목적에 따라 결정됩니다.

노턴 등가 회로로 변환

이미 테브난 등가 회로를 알고 있다면, 노턴 등가 회로로 변환하는 것은 간단합니다. 예를 들어, 다음과 같은 테브난 등가 회로가 있다고 가정합니다.

V_Th와 직렬인 R_Th

이것을 노턴 형식 (전류 소스 I_N과 병렬 R_N)으로 변환하려면,

\(I_N=\displaystyle \frac{V_{Th}}{R_{Th}}\)

먼저, 위의 식을 계산합니다. 그 후, R_Th와 동일한 값의 저항 R_N을 전류원 I_N에 병렬로 연결하면 완성됩니다. 많은 부하가 병렬로 연결된 회로를 다룰 때 노턴 형식이 유리할 수 있습니다.

중첩의 원리와 키르히호프의 법칙

테브난의 정리는 전기 회로의 분석에 있어서 중첩의 원리나 키르히호프의 법칙 (KCL / KVL)과 밀접하게 연관되어 있는 내용입니다. 이들은 각각 독립적인 기본 원리이지만, 회로 해석에서는 상호 보완적 역할을 합니다.

• 중첩의 원리
  복수의 독립 전원을 각각 단독으로 인가시켰을 때의 응답을 더하면, 회로 전체의 응답을 얻을 수 있는 선형 회로의 성질을 활용합니다.
• 키르히호프의 법칙 (KCL / KVL)
  KCL (전류 법칙) : 회로의 임의 노드에서 들어가는 전류의 총합과 나가는 전류의 총합이 동일합니다.
  KVL (전압 법칙) : 임의의 폐루프에서 전압 상승과 전압 강하의 합계는 0이 됩니다.

테브난의 정리를 사용할 때, 개방 전압의 계산 과정에서 중첩의 원리를 응용하거나 독립 전원을 제거한 후의 저항 합성으로 KCL이나 KVL을 자주 활용합니다. 이러한 기본 법칙에 의해, 회로 내의 전압이나 전류를 정리한 뒤, 최종적으로 「1개의 전원＋1개의 저항」이라고 하는 형태에 요약하는 것이 본 정리의 접근법입니다.

테브난의 정리를 사용한 구체적인 활용 예 (DC 회로)

테브난의 정리가 실제 회로 설계와 분석에서 어떻게 활용되는지를 이해하면 회로 해석이 훨씬 쉬워집니다. 전원 회로나 센서 회로, 모터나 히터와 같은 구동 회로 등에서 다양한 DC 회로를 단순화하여 파악할 수 있다는 메리트가 있으며, 몇 가지 DC 회로 중심의 예시를 소개하겠습니다.

전원 회로의 부하 변동 해석

전원 유닛에 다양한 저항치나 디바이스를 연결하여 전압이나 전류의 변화를 분석할 때, 전원 내부 구조가 복잡해도 2단자만 보면 테브난 등가 회로로 단순화할 수 있습니다. 이러한 경우, 부하를 변화시켜도 V_Th와 R_Th가 일정하면 부하전류나 단자 전압을 쉽게 계산할 수 있어, 전원 설계 확인과 평가가 간편해집니다.

센서 회로 · 액추에이터 회로의 간략화

일부 센서나 액추에이터 (예 : 저항 변화형, 2선식 등)는 2단자 디바이스로 취급할 수 있습니다. 이러한 경우, 테브난 등가 회로를 사용하여 입출력 특성을 간단하게 모델화할 수 있습니다. 반면, 다단자를 갖춘 복잡한 센서 (예 : 초음파 센서, IC 내장 타입)에는 복수의 신호선이나 전원 라인이 필요하며, 반드시 2단자로 모델화할 수 있는 것은 아닙니다. 실제 설계에서는 각 센서의 내부 구조와 단자 수에 따라 분석 방법을 선택해야 합니다.

DC 모터 및 히터 구동 회로

DC 모터나 히터는 보기에는 간단하지만, 온도나 회전 수 등으로 부하 특성이 바뀝니다. 만약, 특정 동작점 근처라면, 내부를 「등가 전원＋직렬 저항」의 형태에 근사하여 부하 조건에 따라 어느 정도의 전류가 흐르는지 계산할 수 있습니다. 모터가 비선형이어도, 특정 범위라면 테브난 근사가 유효한 경우가 있습니다.

테브난의 정리 사용 시 주의 사항

테브난의 정리에 의한 해석은 회로를 대폭 단순화하지만, 실제의 회로에는 종속 전원이나 비선형 소자, 기생 요소 등이 혼재하는 경우도 있습니다. 어디까지 이상화할 수 있는지, 보정이 필요한지를 잘못 고려하면, 이론치를 크게 벗어날 우려가 있습니다. 여기에서는 테브난의 정리를 사용할 때 주의할 점을 정리해 보겠습니다.

종속 전원 취급

회로에 따라 전압 제어 전류원 및 전압 제어 전압원과 같은 종속 전원이 포함될 수 있습니다. 이러한 경우, 단순히 「독립 전압원을 단락」 「독립 전류원을 개방」하는 것만으로는 R_Th를 구할 수 없는 경우가 발생합니다. 이때 자주 사용되는 것이 「테스트 전원법」입니다. 2단자 간에 가상의 전압원 (또는 전류원)을 삽입하고, 그때의 전류 (또는 전압)를 해석하여, 비율로부터 R_Th를 도출합니다.

• 테스트 전압 V_test를 가했을 때의 전류 I_test
• 이때, R_Th= V_test / I_test

회로가 선형성을 유지하면, 종속 전원이 있어도 올바르게 합성 저항을 구할 수 있습니다.

과도 현상 및 고주파 영역

테브난의 정리는 AC나 과도 해석에도 응용이 가능하지만, 코일이나 콘덴서 등 주파수 의존의 소자가 있는 경우에는 그 임피던스나 위상을 고려할 필요가 있습니다. 또한, 고주파가 되면 기생 용량이나 기생 인덕터도 무시할 수 없게 되기 때문에, 단순한 「저항」이라고 하는 1개의 값으로는 표현할 수 없습니다. 따라서, 교류나 s-도메인 해석에서는 테브난 저항을 리액턴스 등을 포함한 「테브난 임피던스」로 확장할 필요가 있습니다.

직류 범위라면 이들을 생각하지 않아도 되므로, 테브난의 정리는 쉽게 적용할 수 있습니다. 다만, 모터와 같이 시간에 따라 변화하는 부하를 취급하는 경우 등은 목적에 따라 어느 정도 이상화할 수 있는지를 신중하게 판단해야 합니다.

아래의 관련 기사를 참조하여 주십시오.
임피던스란? 저항 및 리액턴스와의 차이점 | 교류 (AC)의 기초 | TechWeb

테브난의 정리가 갖는 한계점

테브난의 정리는 회로 해석을 크게 단순화할 수 있는 유용한 기법이지만, 다음과 같은 상황에서는 그대로 적용되기 어렵거나 추가적인 절차가 필요합니다.

1. 비선형 소자 · 영역
   • 다이오드나 트랜지스터 등의 비선형 소자를 포함하는 회로에는 테브난의 정리를 그대로 적용할 수 없습니다.
   • 테브난의 정리는 선형 회로에 대해서 성립되는 정리이므로, 비선형 소자를 포함하는 경우에는 소신호 근사나 다른 해석법 (예 : 대신호 해석, SPICE 시뮬레이션 등)을 사용할 필요가 있습니다.
2. 주파수 의존 요소
   • 저항뿐만 아니라 인덕터나 콘덴서 등의 리액턴스가 문제가 되는 고주파 영역이나 과도 해석에서는 테브난의 정리를 적용할 수는 있지만, 리액턴스를 무시할 수 있는 것은 아닙니다.
   • 고주파 회로나 과도 현상을 취급할 때에는, 임피던스의 주파수 의존이나 기생 성분을 고려할 필요가 있습니다.
3. 스위칭 회로나 동적 전환
   • 토폴로지가 일정하지 않은 회로 (PWM 등)나 시간에 따라 회로 구성이 바뀌는 경우에는 1개의 테브난 등가 회로로 나타내기 어려운 경우가 있습니다.
   • 필요에 따라, 동작 상태마다 등가 회로를 나누어 분석하려는 등의 추가적인 접근이 요구됩니다.
4. 종속 전원
   • 테스트 전원법으로 대응할 수 있으나, 제어 관계가 복잡하면 계산 과정과 이론적 전제가 복잡할 수 있습니다.
   • 단, 어디까지나 회로가 선형인 것이 전제 조건이며, 비선형 소자를 포함하는 경우는 1번과 같은 주의가 필요합니다.
5. 실측 오차나 허용 오차
   • 이론상의 V_Th나 R_Th와 실제로 측정한 값이 항상 완전하게 일치하는 것은 아닙니다.
   • 회로 부품의 제조 오차나 배선 저항, 측정 기기의 정밀도, 온도 변화 등의 영향으로 이론치와 실측치에 차이가 생길 가능성이 있습니다.
   • 실제로는 이러한 오차 요인을 고려하여 테브난 등가 회로를 적용할지를 판단하고, 필요하면 보정을 실시합니다.

그럼에도 불구하고, 테브난의 정리는 회로 분석의 가장 기본적인 방법입니다. 비선형성이나 시간 변화, 고주파 특성을 고려하여 어디까지 테브난 등가 모델을 적용할 수 있는지 판단하는 것이 실제 설계와 분석에서 큰 도움이 됩니다.

예측과 실측의 오차

손 계산이나 시뮬레이션으로 구한 테브난 등가 회로는 실제 측정값과 다소 차이가 발생하는 경우가 흔합니다. 이는 부품 오차, 배선 및 접촉 저항, 기생 요소 등 다양한 요인이 영향을 미치기 때문입니다. 예를 들어, 실측 결과를 근거로 「이 회로의 테브난 전압은 약 11.8V, 테브난 저항은 3.1Ω 정도」로 보정하면, 보다 현실적인 설계나 해석을 수행할 수 있습니다.

테브난의 정리 요약

테브난의 정리는 선형 회로의 분석을 단순화하는 데 널리 알려진 기술입니다. 다수의 저항이나 전원 (독립 또는 종속을 불문하고)이 얽힌 회로에서도, 관심 있는 2단자를 기준으로 바라보면, 「테브난 전압 V_Th와 테브난 저항 R_Th가 직렬 접속된 등가 회로」로 변환됩니다. 이러한 개념은 직류뿐 아니라 임피던스를 사용하면 교류 회로에도 그대로 적용 가능합니다. 그 결과, 부하를 변경하거나 전압이나 전류를 다시 계산할 때도 간단한 식으로 빠르게 결과를 얻을 수 있습니다.

또한, 최대 전력 전달 조건을 논의할 때에도 테브난 등가 회로가 자주 활용됩니다. 구체적으로, 외부 부하에서 본 회로를 「전압원＋직렬 저항」이라고 하는 형태로 파악하면, 부하저항을 어떻게 설정했을 때 가장 많은 전력이 공급되는지를 직관적으로 판단할 수 있기 때문입니다. 실제의 회로 설계나 트러블 슈팅에서도 「복잡하게 보이는 회로를 어느 지점에서 분리할지」가 중요한데, 테브난의 정리를 활용하면 2단자를 기준으로 회로를 명확히 나눌 수 있어, 전체 동작을 간단하게 파악할 수 있습니다.

이와 더불어, 노턴 정리, 중첩의 원리, 키르히호프 법칙 등, 다른 회로 이론과 함께 사용하면 더 다양한 문제를 유연하게 해결할 수 있다는 점도 장점입니다. 직류 회로에서는 특히 적용이 쉽고, 저항만 있는 회로라면 수식 도출도 매우 간단합니다. 고주파나 비선형 소자가 포함된 경우에는 추가적인 고려가 필요하지만, 기본 원리는 「2단자 간의 거동을 1개의 전원과 1개의 저항에 요약해 표현할 수 있다」라고 하는 점입니다.

실제로 여러 회로 요소를 매번 복잡하게 바라보기보다, 머릿속에서 「테브난 등가 회로」를 정리해두면, 부하 설계와 전원 조정이 훨씬 수월해집니다. 학습 단계에서도 저항이 적은 간단한 예제로 연습한 뒤, 실제에서 테스터로 개방 전압이나 단락 전류를 측정해보면, 본 정리의 유용성을 쉽게 체감할 수 있습니다.

테브난의 정리를 정확하게 이해하고 활용하면, 직류 회로의 해석은 비약적으로 간단해지고 실수도 줄일 수 있습니다. 만약, 회로도를 보고 「어디서부터 해석해야 할지 모르겠다」라고 느껴질 때는, 먼저, 테브난의 정리를 떠올리고 2단자를 중심으로 생각해보는 것이 좋은 접근 방법입니다. 이렇게 하면, 부하전류와 전압뿐만 아니라 회로 전체의 동작도 더욱 명확하게 파악할 수 있게 됩니다.